作者：彭晓飞1, 李杰1, 张德彪2, 宋金昊1
作者单位：1. 中北大学 电子测试技术国防科技重点实验室, 山西 太原 030051;
2. 太原科技大学电子信息工程学院, 山西 太原 030051
关键词：测试平台;高精度adc;fpga;jesd204b;ddr3 sdram
摘要：
随着adc速度与精度的不断提升，传统的测试平台已不能完全满足现有的测试需求，因而研究高速高精度的adc测试平台显得十分必要。在此设计以高速fpga芯片virtex-7xc7vx485t-2ffg为控制核心的硬件方案，与现有测试平台相比有以下优点：1)预留多种数字接口cmos、lvds和jesd204b（时钟频率高达12.5 ghz）；2)采用ddr3 sdram作为a/d转换时采样数据的存储器，数据吞吐率高达20 gbits/s，满足高性能测试时对高带宽、高存储深度、高速实时数据读写的要求；3)采用emmc实现高速大容量存储，总有效存储容量为2 tb，4片存储速度最高可到4×250 mb/s=1 gb/s。最后采用该测试平台对国产芯片hwd976进行测试，测试结果snr为74.3213 db，sinad为73.6524 db，sfdr为79 db。结果表明，该测试平台能够满足测试需求，有很好的应用和推广价值。
design and realization of high-precision domestic adc test platform
peng xiaofei1, li jie1, zhang debiao2, song jinhao1
1. key laboratory of electronic testing technology for national defense science and technology, north university of china, taiyuan 030051, china;
2. school of electronic information engineering, taiyuan university of science and technology, taiyuan 030051, china
abstract: with the continuous improvement of adc speed and accuracy, the traditional testing platform can no longer fully meet the existing test needs, so it is very necessary to study the high-speed and high-precision adc test platform. a hardware solution with high-speed fpga chip virtex-7xc7vx485t-2ffg as the control core is designed here. compared with the existing test platform, it has the following advantages: 1)multiple digital interfaces are reserved for cmos, lvds and jesd204b (clock frequency up to 12.5 ghz); 2)ddr3 sdram is used as the memory for sampling data during a/d conversion, and the data throughput is up to 20 gbits/s, meeting the requirements of high bandwidth, high storage depth and high-speed real-time data reading and writing in high-performance testing; 3) emmc is used to achieve high-speed and large-capacity storage. the total effective storage capacity is 2 tb, and the maximum 4-piece storage speed is 4×250 mb/s=1 gb/s. finally, the test platform was used to test the domestic chip hwd976. the snr, sinad and sfdr were 74.3213 db, 73.6524 db and 79 db respectively. the results show that the testing platform can meet the testing requirements and has good application and promotion value.
keywords: test platform;high-precision adc;fpga;jesd204b;ddr3 sdram
2022, 48(8):136-143 收稿日期: 2021-11-01;收到修改稿日期: 2022-01-21
基金项目: 国家自然科学基金面上项目(61973280); 国家自然科学基金青年基金项目(62003316); 中国博士后基金面上项目(2019m661069)
作者简介: 彭晓飞（1997-），男，山西运城市人，硕士研究生，专业方向为微惯性测量、组合导航与智能导航及国产芯片应用验证
参考文献
[1] 刘宾. 基于fpga的高速adc性能测试系统设计[d]. 西安: 西安电子科技大学, 2017.
[2] 董振龙, 董惠, 武锦. 基于fpga的高速adc测试平台的设计[j]. 计算机测量与控制, 2012, 20(9): 2372-2374
[3] 夏达方. 高速adc测试技术的研究与实现[d]. 武汉: 华中科技大学, 2015.
[4] 钱宏文, 李小虎, 杨文豪. 基于labview和fpga的国产化adc\dac通用测试平台的设计与实现[j]. 自动化技术与应用, 2020, 39(6): 15-18
[5] 林源泉. 高精度高速adc测试方案设计与实现[d]. 成都: 电子科技大学, 2020.
[6] 范威, 全大英, 渐欢, 等. 高性能模数变换器测试平台设计[j]. 科学技术与工程, 2020, 20(20): 8224-8232
[7] 陈颜积. 高速adc测试平台的设计与实现[d]. 南京: 东南大学, 2016.
[8] 曾钰琴. 高精度adc参数测试算法优化与实现[d]. 成都: 电子科技大学, 2021.
[9] 李锦明, 刘梦欣, 成乃朋, 等. 基于fpga的多路无线数据采集系统设计[j]. 中国测试, 2019, 45(12): 102-105 118
[10] 韦宣, 王志浩, 李思瑶, 等. 基于labview的多通道转速传感器校准装置研制[j]. 中国测试, 2021, 47(7): 125-129
[11] 郭晓宇. 一种用于高速adc inl/dnl测试的新方法[j]. 电子与封装, 2015, 15(12): 12-15
[12] 徐建忠, 罗学金. 无线芯片adc电路自动测试平台的设计与实现[j]. 集成电路应用, 2018, 35(7): 56-59
[13] 陆鹏, 王晶, 臧越. 多模数转换器并行接口的fpga设计与实现[j]. 电子设计工程, 2021, 29(15): 12-16
[14] 钱宏文, 刘继祥, 吴翼虎, 等. adc测试中同源时钟分析与凯发真人的解决方案[j]. 电子与封装, 2021, 21(1): 24-27
[15] 蔡璨, 贾云飞, 张燕强. 基于电磁法的未爆弹多通道同步探测系统研究[j]. 中国测试, 2020, 46(12): 47-53
